欢迎访问广东恒锦通科技有限公司官方网站!客户对每件产品的放心和满意是我们一生的追求,用我们的努力,解决您的烦恼!
Banner
首页 > 行业知识 > 内容

杀菌灭藻剂厂家教你PCB打样使用元器件应注意哪些问题

杀菌灭藻剂厂家教你PCB打样使用元器件应注意哪些问题

在PCB打样中,在满足电路功能要求的前提下,应尽量使用敏感电压阈值高的元器件。因为一个线路板的静电、放电敏感度,取决于该线路板内敏感电压阈值最低的元器件。

1、限制输出电流,能避免CMOS电路产生锁定效应

锁定效应是指在CMOS电路的内部结构上存在着寄生的PNP晶体管和NPN晶体管,而它们之间又恰好构成了一个寄生的PNPN可控硅结构。这种互锁的正反馈结构可能因外部因素(如静电放电)的触发,就会在PNP管(或NPN管)上流过电流,再经过另一只寄生的NPN管(或PNP管)使电流放大,并且由于正反馈作用使电流越来越大而最终烧毁。可见,限制电流使其不能达到维持锁定状态的水平,是PCB打样时对CMOS器件要考虑的问题之一。

常用的解决办法是用一只电阻器来把每一个输出端同其电缆线隔开,并且用两只高速开关二极管用电缆线钳位到VDD(漏极电源)和VSS(源极电源)上。

2、使用滤波器网络

在CMOS电路系统和机械接点之间有时需要长的输入电缆线,这时便增加了受电磁干扰的可能性,应考虑使用滤波器网络。同时,长的输入线路必然伴随着较大的分布电容和分布电感,很容易形成LC自激振荡,导致保护网络的二极管烧损。解决的方法是在输入端串接一个电阻器,其阻值可按公式R=VDD/1mA选定。

3、RC网络

在确实可行的地方,对于双极性器件的敏感输入端,使用电阻值较大的电阻器和至少100pF的电容器组成的RC网络,可以降低静电放电的影响。

4、避免CMOS器件输入管脚悬空

在PCB打样中,要避免已焊接到线路板上的CMOS器件的输入端被悬空。同时,要注意CMOS器件上所有不用的多余输入引线不允许悬空。这是因为输入端一旦悬空,输入电位将处于不稳定状态,不但会破坏电路的正常逻辑关系,而且易产生静电击穿、外界噪声干扰等现象。对于多余输入端要根据电路的功能分别处理。