欢迎访问广东恒锦通科技有限公司官方网站!客户对每件产品的放心和满意是我们一生的追求,用我们的努力,解决您的烦恼!
Banner
首页 > 行业知识 > 内容

阻燃菲林清洁剂厂家分享:什么是扇出型封装?

阻燃菲林清洁剂厂家分享:什么是扇出型封装?扇出型封装技术在封装市场是较为热门的话题。在扇出型技术中,裸片直接在晶圆上封装。由于扇出型技术并不需要中介层(interposer),因此比2.5D/3D封装器件更廉价。扇出型技术主要可以分作三种类型:芯片先装/面朝下(chip-first/face-down)、芯片先装/面朝上(chip-first/face-up)和芯片后装(chip-last,有时候也被称为RDL first)。在chip-first/face-down工艺流程中,晶圆厂首先在晶圆上加工芯片,然后将晶圆移至封装厂进行芯片切割。最后,通过芯片贴装系统,再将芯片放置在临时载板上。EMC(epoxy mold compound,环氧模塑料)被塑封在芯片和载板上,形成所谓的重构晶圆(reconstituted wafer)。然后,在圆形重构晶圆内形成RDL。在RDL制造流程中,先在衬底上沉积一层铜种子层,再在该结构上涂布一层光刻胶,然后利用光刻设备将其图案化。最后,电镀系统将铜金属化层沉积其中,形成最终的RDL。RDL的CD取决于应用。许多扇出型封装不需要先进RDL。

在可预见的未来,5-5?m及以上的封装仍将是主流技术。在高端领域,ASE正朝着1-1μm及以下的RDL进军。与此同时,台积电(T*C)也紧跟步伐,目前正在研发0.8μm和0.4μm的扇出型技术。

先进扇出型技术终将支持高带宽存储器(high-bandwidth memory,HBM)的封装。“扇出型方法有很多种。我们可以看到CD越来越小,越来越有挑战性。铜柱的间距也越来越小。”Veeco的光刻系统亚洲业务部门总经理Y.C. Wong说道,“通常,主流的RDL仍在5-5μm及以上。目前我们可以看到也有2-2μm或3-3μm在生产。而现在1-1μm还只是处于研发状态。

当5G真正发展起来以及随着存储器带宽需求变高时,以上需求都将被驱动。这也将推动市场对2-2μm和3-3μm及以下的更多需求。”尽管如此,所有扇出型技术仍然都面临着挑战。“扇出型封装的主要挑战是翘曲(warpage)/晶圆弯曲(wafer bow)问题。

此外,芯片放置也会影响晶圆的平整度和芯片应力。所以芯片偏移(die shift)给光刻步骤和对准带来了挑战。”Yole分析师Amandine Pizzagalli说道。成本也是关键因素之一。具有挑战性CD的封装往往更昂贵。相反,CD要求低的封装则更便宜。在任何情况下,客户对IC封装的价格都是敏感的。他们希望尽可能降低封装成本。因此,他们希望封装厂商降低制造成本。这个故事还有另外一面。封装客户可能想要一款具有挑战性RDL的扇出型产品。但是该封装技术必须达到一定的需求量才具有研发的可能性。如果封装需求量达不到目标,则很难获得回报。因此,目前来说可能还没有动力驱动更小RDL的封装研究。

扇出型晶圆级封装工艺流程:晶圆的制备及切割–将晶圆放入划片胶带中,切割成各个单元准备金属载板–清洁载板及清除一切污染物层压粘合–通过压力来激化粘合膜重组晶圆–将芯片从晶圆拾取及放置在金属载板上制模–以制模复合物密封载板移走载板–从载板上移走已成型的重建芯片排列及重新布线–在再分布层上(RDL),提供金属化工艺制造I/O接口晶圆凸块–在I/O外连接口形成凸块切割成各个单元–将已成型的塑封体切割扇出型封装“核心”市场,包括电源管理及射频收发器等单芯片应用,一直保持稳定的增长趋势。扇出型封装“高密度”市场,包括处理器、存储器等输入输出数据量更大的应用,市场潜力巨大。

什么是fanout封装工艺?

其就是扇出型封装,从技术特点上看,晶圆级封装主要分为扇入型(Fan-in)和扇出型(Fan-out)两种。传统的WLP封装多采Fan-in型态,应用于引脚数量较少的IC。但伴随IC信号输出引脚数目增加,对焊球间距(Ball Pitch)的要求趋于严格,加上印刷电路板(PCB)构装对于IC封装后尺寸以及信号输出引脚位置的调整需求,扇出型封装方式应运而生。扇出型封装采取拉线出来的方式,可以让多种不同裸晶,做成像WLP工艺一般埋进去,等于减一层封装,假设放置多颗裸晶,等于省了多层封装,从而降低了封装尺寸和成本。

扇出型封装工艺流程与步骤:提供晶圆,晶圆包括多个晶粒,相邻的两个晶粒之间具有第一距离,晶粒包括设置有焊垫的正面;将晶粒转移至第二载体上,在第二载体上,相邻的晶粒之间具有第二距离,第二距离大于第一距离;将晶粒转移至第三载体上,晶粒的焊垫与第三载体连接;去除第二载体;塑封晶粒;去除第三载体,晶粒的焊垫暴露于第一塑封体表面;在第一塑封体暴露晶粒的焊垫的表面设置电路,实现晶粒与外部的电连接;切割,形成独立的封装体。

优点是,在切割形成独立的封装体之前,增大晶粒之间的间距,避免切割时,切割工具损坏晶粒,提高封装体的良率,该方法工艺简单且易操作,并能够节约成本,缩短生产周期。